文中介紹一種基于DDFS(直接頻率合成)技術(shù)的可編程音頻儀器測(cè)試信號(hào)源設(shè)計(jì)。該系統(tǒng)采用單片機(jī)作為控制器，以FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)作為信號(hào)源的主要平臺(tái)，利用DDFS技術(shù)產(chǎn)生一個(gè)按指數(shù)衰減的頻率可調(diào)正弦衰減信號(hào)。測(cè)試結(jié)果表明，該系統(tǒng)產(chǎn)生的信號(hào)其幅度可以按指數(shù)規(guī)律衰減;其頻率可以在1～4 KHz頻率范圍內(nèi)按1 Hz步長(zhǎng)步進(jìn)。可以方便的用于測(cè)試音頻儀器設(shè)備的放大和濾波性能。
在各種音頻儀器設(shè)備的設(shè)計(jì)和維護(hù)中，廣泛利用音頻信號(hào)源測(cè)試這些設(shè)備的工作狀態(tài)和性能指標(biāo)。放大器和濾波器是音頻設(shè)備中兩個(gè)基本功能模塊，所以測(cè)試設(shè)備的放大性能和濾波性能必不可少。因此，需要有一套能為放大、濾波性能測(cè)試提供標(biāo)準(zhǔn)測(cè)試源的音頻測(cè)試信號(hào)源。設(shè)計(jì)和制作一套供音頻設(shè)備測(cè)試用(放大器和濾波器)的高性能音頻信號(hào)源有重要的工程意義和實(shí)用價(jià)值。
通常放大器的測(cè)試源用的是單頻的不同幅度的正弦信號(hào)作為激勵(lì)源——小幅度信號(hào)用于測(cè)試放大器的靈敏度，大信號(hào)用于測(cè)試放大器對(duì)大信號(hào)的承受能力，大的動(dòng)態(tài)范圍用于表征放大器具有很強(qiáng)的對(duì)信號(hào)大小的適應(yīng)能力;濾波性能的測(cè)試通常是采用不同頻率的等幅正弦波作為激勵(lì)源，以用于測(cè)試電路對(duì)不同頻率信號(hào)的加權(quán)能力——頻率響應(yīng)。綜上所述，對(duì)音頻儀器設(shè)備的測(cè)試源的設(shè)計(jì)和選擇有幅度可變、頻率可調(diào)兩個(gè)基本要求。通常的激勵(lì)源只能做到單一的幅度可調(diào)(而頻率不變)或者頻率可調(diào)(而幅度不變)，沒(méi)有二者皆同時(shí)可調(diào)，這樣就導(dǎo)致了測(cè)試效率極低。為了提高測(cè)試效率，可以采用以正弦為載波包絡(luò)按指數(shù)衰減的信號(hào)作為測(cè)試源。
1原理及仿真
1.1設(shè)計(jì)原理
如圖1所示，該信號(hào)為按指數(shù)衰減的正弦信號(hào)，即其包絡(luò)為單邊衰減的指數(shù)信號(hào)，包絡(luò)內(nèi)是按正弦載波振蕩的。這樣指數(shù)衰減的包絡(luò)能反映出信號(hào)由大到小的變換規(guī)律，能滿(mǎn)足放大性能動(dòng)態(tài)范圍的測(cè)試;而頻率可調(diào)可以方便頻率響應(yīng)的測(cè)試。根據(jù)實(shí)際需要，文中所討論的音頻信號(hào)源需要具備如下參數(shù)：正弦波頻率1～4 kHz可調(diào)：調(diào)整步長(zhǎng)1 Hz;初始相位為零;幅度按指數(shù)規(guī)律衰減;手動(dòng)觸發(fā)一次發(fā)出一個(gè)衰減正弦波;衰減到初始幅度的10%需延續(xù)時(shí)間100～1 000 ms。
按指數(shù)包絡(luò)衰變的正弦振蕩信號(hào)，在數(shù)學(xué)上實(shí)際就是單邊指數(shù)衰減信號(hào)和正弦信號(hào)在時(shí)域上相乘。即
2系統(tǒng)設(shè)計(jì)及工作原理
為得到滿(mǎn)足測(cè)試要求的可編程音頻儀器測(cè)試信號(hào)源，需要根據(jù)上述仿真的原理在具體的器件平臺(tái)上實(shí)現(xiàn)。圖4給出了基于DDFS技術(shù)的可編程音頻儀器測(cè)試信號(hào)源的系統(tǒng)設(shè)計(jì)框圖。從該圖上可以看出，系統(tǒng)以51系列單片機(jī)為控制中心，接收鍵盤(pán)置入的正弦載波頻率，經(jīng)過(guò)計(jì)算后產(chǎn)生FPGA內(nèi)部DDS模塊所需要的頻率字，DDS模塊根據(jù)這一頻率字利用FPGA內(nèi)部的邏輯產(chǎn)生符合設(shè)計(jì)要求的按指數(shù)規(guī)律衰減的正弦振蕩信號(hào)，然后經(jīng)過(guò)DA轉(zhuǎn)變?yōu)槟M信號(hào)，最后通過(guò)低通平滑濾波器產(chǎn)生最終的輸出信號(hào)。
從圖4可以看出，系統(tǒng)的硬件組成模塊較多，但控制器、人機(jī)接口、FPGA平臺(tái)的硬件不是本文的重點(diǎn)，故不作闡述。只對(duì)其中的數(shù)模轉(zhuǎn)換器和低通濾波器LPF做簡(jiǎn)單說(shuō)明。
3.1 DAC模塊
如圖5所示在FPGA內(nèi)部實(shí)現(xiàn)的數(shù)字相乘(調(diào)制)需要通過(guò)DAC轉(zhuǎn)變成為模擬信號(hào)，這里的DAC采用的是14位的高速DA，再經(jīng)過(guò)運(yùn)放OPA690將差分電流轉(zhuǎn)為單端電壓信號(hào)。
如圖6所示，經(jīng)DA輸出的信號(hào)經(jīng)過(guò)兩級(jí)由OPA690組成的低通濾波器后平滑輸出。
本系統(tǒng)的軟件包括兩部分：一是單片機(jī)控制器的軟件設(shè)計(jì);另一部分是FPGA的邏輯設(shè)計(jì)部分。
4.1單片機(jī)控制程序
51單片機(jī)主要起到控制中心的作用，具體包括人機(jī)接口、參數(shù)計(jì)算、控制數(shù)據(jù)傳送給FPGA.這部分的軟件流程圖如圖7所示。
這部分的軟件(邏輯設(shè)計(jì))是本系統(tǒng)的一個(gè)重點(diǎn)。主要包括指數(shù)衰減ROM1、正弦信號(hào)ROM2、數(shù)字乘法器等3個(gè)模塊。圖8為指數(shù)衰減信號(hào)產(chǎn)生模塊;圖9所示為正弦信號(hào)產(chǎn)生模塊，采用的是DDS技術(shù)，這兩部分其實(shí)都是通過(guò)matlab文件計(jì)算后生成的定點(diǎn)初始化文件存入到FPGA的片上RAM中;圖10給出的是實(shí)現(xiàn)前兩個(gè)模塊相乘的14位數(shù)字乘法器，用于實(shí)現(xiàn)數(shù)字調(diào)制器。
至此，軟硬件設(shè)計(jì)完畢。為了驗(yàn)證設(shè)計(jì)的正確性，對(duì)設(shè)計(jì)的系統(tǒng)進(jìn)行了模塊測(cè)試和系統(tǒng)聯(lián)調(diào)。
6結(jié)束語(yǔ)
針對(duì)音頻儀器設(shè)備中放大和濾波特性的測(cè)試中需要對(duì)測(cè)試激勵(lì)源的幅度和頻率兩個(gè)參量的調(diào)整，而常規(guī)激勵(lì)源只能單獨(dú)改變一個(gè)參量的問(wèn)題。本文以51單片機(jī)為核心控制器，通過(guò)其對(duì)頻率參數(shù)的計(jì)算產(chǎn)生頻率控制字給FPGA的DDS模塊，通過(guò)FPGA內(nèi)部的數(shù)字乘法器與指數(shù)衰減信號(hào)相乘后經(jīng)DA轉(zhuǎn)換和低通平滑濾波后輸出頻率可步進(jìn)可調(diào)幅度自動(dòng)衰減的音頻測(cè)試信號(hào)。
實(shí)驗(yàn)結(jié)果表明，音頻信號(hào)源需要具備如下參數(shù)：正弦波頻率1～4 kHz可調(diào);調(diào)整步長(zhǎng)1 Hz;初始相位為零;幅度按指數(shù)規(guī)律衰減;手動(dòng)觸發(fā)一次發(fā)出一個(gè)衰減正弦波;衰減到初始幅度的10%需延續(xù)時(shí)間100～1 000 ms。
